- 中文
- English
加入我们
carerss
未来的路很远，我们携手一起走
如有意者，请将简历投入info@taike-automation.com邮箱 ， 欢迎您的加入
设计验证技术经理
任职资格
1、 本科毕业且具5年以上工作经验或硕士毕业且具3年以上工作经验
2、 电子、信息工程、通讯、计算机、自动化，或其他相关专业
3、 熟悉SystemVerilog与 UVM验证技术
4、 对UVM测试向量设计流程与建构有丰富的实际经验
5、 具有RSIC处理器设计经验加分
6、 熟悉大型UVM验证平台搭建的经验，有3个以上完整项目经验
责任描述
1、 搭建验证环境与测试工程师进行UVM testbench验证和测试
2、 撰写详细Testbench相关的设计文档，提供测试文档和测试方案
3、 建构测试工程师进行芯片测试，芯片问题的分析定位
4、 完成数字电路的综合，布局布线，时序分析，一致性检查等工作
5、 Test flow的制定和自动化
6、 参与SoC架构，性能，功耗的评估
7、 Bug的分类和调试
8、 pre-silicon和post-silicon问题的诊断和解决
能力要求
1、 RTL/数字电路设计、综合和仿真/验证
2、 UVM验证平台搭建与调试
3、 熟悉Hierarchical Testbench开发流程
4、 具调试UVM Driver, Monitor, Reference Model 与 Soreboard等模块经验
5、 生成测试模式 ，回归测试与覆盖率的统计分析
6、 自动化结果的比较与提升
7、 熟悉ASIC实现/签署流程，包括合成、测试、ATPG/BIST设计
8、 较强的交互和Bug调试能力。
